Q. 緑の✕が出ているのはDRCエラーだと思われるが、これの原因を確認する方法。該当Componentにマウスオーバーするなどでエラー内容を表示できないか？
Q. PCBDoc上のComponentから、Schematicの該当箇所に飛べないか？
Q. SchDocで該当Netを表示する方法（フィルター）。
Q. DDRとFPGAの間の抵抗必要？
FPGA-DDR間で、アドレスだけに抵抗が入っている。データ線には抵抗は入っていない。この理由？
Q. 自動で配線をFormatしてくれる（曲がったりしてるのを整形してくれる）機能はあるか？
