Verilogにおける継続的代入文と手続き的代入文

http://homepage3.nifty.com/hdl_design/verilog_hdl2.htm
assignによる代入とalways文の中で普通に代入されてるものの違いがわかった。

◯継続的代入文(Continuous assignment)
組み合わせ回路の記述

◯手続き的代入文（Procedural assignment）
always、initial、task、functionの様な文の中で使う。
ノンブロッキング代入とブロッキング代入がある。